LED顯示屏相比其他顯示技術，具有自發(fā)光、顏色復原度優(yōu)良、刷新率高、省電、易于維護等優(yōu)勢。高亮度、經過拼接可完成超大尺寸這兩個特性，是LED顯示屏在過去二十年高速增長的決議性要素。在超大屏幕室外顯示范疇，迄今還沒有其他技術可以與LED顯示技術相抗衡。
但是在過去，LED顯示屏也有其缺乏，比方封裝燈珠之間間距大，形成分辨率較低，不合適室內和近間隔觀看。為了進步分辨率，必需減少燈珠之間間距，但是燈珠的尺寸減少，固然可以提升整屏分辨率，本錢也會快速上升，過高的本錢影響了小間距LED顯示屏的大范圍商業(yè)應用。
近幾年來，借助于芯片制造和封裝廠商、IC電路廠商和屏幕制造廠商等的多方努力，單封裝器件本錢越來越低，LED封裝器件越來越小，顯示屏像素間距越來越小、分辨率越來越高，使得小間距LED顯示屏在戶內大屏顯示方面的優(yōu)勢越來越明顯。
目前，小間距LED主要應用于廣告?zhèn)髅健Ⅲw育場館、舞臺背景、市政工程等范疇，并且在交通、播送、軍隊等范疇不時開辟市場。估計到2018年，市場范圍接近百億。能夠預測，在將來幾年內，小間距LED顯示屏將不時擴展市場份額，并擠占DLP背投的市場空間。
一、小間距LED顯示屏對LED芯片提出的需求
作為LED顯示屏中心的LED芯片，在小間距LED開展過程中起到了至關重要的作用。小間距LED顯示屏目前的成就和將來的開展，都依賴于芯片端的不懈努力。
一方面，戶內顯示屏點間距從早期的P4，逐漸減小到P1.5，P1.0，還有開發(fā)中的P0.8。與之對應的，燈珠尺寸從3535、2121減少到1010，有的廠商開發(fā)出0808、0606尺寸，以至有廠商正在研發(fā)0404尺寸。
眾所周知，封裝燈珠的尺寸減少，必然請求芯片尺寸的減少。目前，市場常見小間距顯示屏用藍綠芯片的外表積為30mil2左右，局部芯片廠曾經在量產25mil2，以至20mil2的芯片。
另一方面，芯片外表積的變小，單芯亮度的降落，一系列影響顯示質量的問題也變得突出起來。
首先是關于灰度的請求。與戶外屏不同，戶內屏需求的難點不在于亮度而在于灰度。目前戶內大間距屏的亮度需求是1500cd/m2-2000cd/m2左右，小間距LED顯示屏的亮度普通在600cd/m2-800cd/m2左右，而適合于長期矚目的顯示屏最佳亮度在100cd/m2-300cd/m2左右。
目前小間距LED屏幕的難題之一是“低亮低灰”。即在低亮度下的灰度不夠。要完成“低亮高灰”，目前封裝端采用的計劃是黑支架。由于黑支架對芯片的反光偏弱，所以請求芯片有足夠的亮度。
其次是顯示平均性問題。與常規(guī)屏相比，間距變小會呈現余輝、第一掃偏暗、低亮偏紅以及低灰不平均等問題。目前，針對余輝、第一掃偏暗和低灰偏紅等問題，封裝端和IC控制端都做出了努力，有效的減緩了這些問題，低灰度下的亮度平均問題也經過逐點校正技術有所緩解。但是，作為問題的本源之一，芯片端更需求付出努力。詳細來說，就是小電流下的亮度平均性要好，寄生電容的分歧性要好。
第三是牢靠性問題。現行行業(yè)規(guī)范是LED死燈率允許值為萬分之一，顯然不適用于小間距LED顯示屏。由于小間距屏的像素密度大，觀看間隔近，假如一萬個就有1個死燈，其效果令人無法承受。將來死燈率需求控制在十萬分之一以至是百萬分之一才干滿足長期運用的需求。
總的來說，小間距LED的開展，對芯片段提出的需求是：尺寸減少，相對亮度提升，小電流下亮度分歧性好，寄生電容分歧性好，牢靠性高。
二、芯片端的處理計劃
1.尺寸減少芯片尺寸減少
外表上看，就是幅員設計的問題，似乎只需依據需求設計更小的幅員就能處理。但是，芯片尺寸的減少能否能無限的停止下去呢?答案能否定的。有如下幾個緣由限制著芯片尺寸減少的水平：
(1)封裝加工的限制。封裝加工過程中，兩個要素限制了芯片尺寸的減少。一是吸嘴的限制。固晶需求汲取芯片，芯片短邊尺寸必需大于吸嘴內徑。目前有性價比的吸嘴內徑為80um左右。二是焊線的限制。首先是焊線盤即芯片電極必需足夠大，否則焊線牢靠性不能保證，業(yè)內報道最小電極直徑45um;其次是電極之間的間距必需足夠大，否則兩次焊線間必然會互相干擾。
(2)芯片加工的限制。芯片加工過程中，也有兩方面的限制。其一是幅員規(guī)劃的限制。除了上述封裝端的限制，電極大小，電極間距有請求外，電極與MESA間隔、劃道寬度、不同層的邊境線間距等都有其限制，芯片的電流特性、SD工藝才能、光刻的加工才能決議了詳細限制的范圍。通常，P電極到芯片邊緣的最小間隔會限定在14μm以上。
其二是劃裂加工才能的限制。SD劃片+機械裂片工藝都有極限，芯片尺寸過小可能無法裂片。當晶圓片直徑從2英寸增加到4英寸、或將來增加到6英寸時，劃片裂片的難度是隨之增加的，也就是說，可加工的芯片尺寸將隨之增大。以4寸片為例，假如芯片短邊長度小于90μm，長寬比大于1.5:1的，良率的損失將顯著增加。
基于上述緣由，筆者大膽預測，芯片尺寸減少到17mil2后，芯片設計和工藝加工才能接近極限，根本再無減少空間，除非芯片技術計劃有大的打破。
2.亮度提升
亮度提升是芯片端永久的主題。芯片廠經過外延程式優(yōu)化提升內量子效應，經過芯片構造調整提升外量子效應。
不過，一方面芯片尺寸減少必然招致發(fā)光區(qū)面積減少，芯片亮度降落。另一方面，小間距顯示屏的點間距減少，對單芯片亮度需求有降落。兩者之間是存在互補的關系，但要留有底線。目前芯片端為了降低本錢，主要是在構造上做減法，這通常要付出亮度降低的代價，因而，如何權衡取舍是業(yè)者要留意的問題。
3.小電流下的分歧性
所謂的小電流，是相對常規(guī)戶內、戶外芯片試用的電流來說的。如下圖所示的芯片I-V曲線，常規(guī)戶內、戶外芯片工作于線性工作區(qū)，電流較大。而小間距LED芯片需求工作于靠近0點的非線性工作區(qū)，電流偏小。
在非線性工作區(qū)，LED芯片受半導體開關閾值影響，芯片間的差別更明顯。對大批量芯片停止亮度和波長的離散性的剖析，容易看到非線性工作區(qū)的離散性遠大于線性工作區(qū)。這是目前芯片端的固有應戰(zhàn)。
應對這個問題的方法首先是外延方向的優(yōu)化，以降低線性工作區(qū)下限為主;其次是芯片分光上的優(yōu)化，將不同特性芯片辨別開來。
4.寄生電容分歧性
目前芯片端沒有條件直接丈量芯片的電容特性。電容特性與常規(guī)丈量項目之間的關系尚不明朗，有待業(yè)者去總結。芯片端優(yōu)化的方向一是外延上調整，一是電性分檔上的細化，但本錢很高，不引薦。
5.牢靠性
芯片端牢靠性能夠用芯片封裝和老化過程中的各項參數來描繪。但總的說來，芯片上屏以后的牢靠性的影響要素，重點在ESD和IR兩項。
ESD是指抗靜電才能。據IC行業(yè)報道，50%以上芯片的失效與ESD有關。要進步芯片牢靠性，必需提升ESD才能。但是，在相同外延片，相同芯片構造的條件下，芯片尺寸變小必然帶來ESD才能的削弱。這是與電流密度和芯片電容特性直接相關的，無法抗拒
IR是指反向漏電，通常是在固定反向電壓下丈量芯片的反向電流值。IR反映的是芯片內部缺陷的數量。IR值越大，則闡明芯片內部缺陷越多。
要提升ESD才能和IR表現，必需在外延構造和芯片構造方面做出更多優(yōu)化。在芯片分檔時，經過嚴厲的分檔規(guī)范，能夠有效的把ESD才能和IR表現較弱的芯片剔除掉，從而提升芯片上屏后的牢靠性。
四、總結
綜上，隨著科學的進步，時期的更新，LED顯示行業(yè)的開展也越來越群眾，但顯示屏的行業(yè)效果終究如何提升，還待業(yè)者發(fā)揮聰明才智，持續(xù)不時的努力。
